LCMXO2-1200HC-4TG144I IC FPGA 107 I/O 144TQFP

Beskrivelse

MachXO2-familien af ​​ultralaveffekt, øjeblikkelig tændte, ikke-flygtige PLD'er har seks enheder med tætheder fra 256 til 6864 opslagstabeller (LUT'er).Ud over LUT-baseret, lavpris programmerbar logik har disse enheder Embedded Block RAM (EBR), Distributed RAM, User Flash Memory (UFM), Phase Locked Loops (PLL'er), prækonstrueret kildesynkron I/O-understøttelse, avanceret konfigurationsunderstøttelse inklusive dual-boot-kapacitet og hærdede versioner af almindeligt anvendte funktioner såsom SPI-controller, I2 C-controller og timer/tæller.Disse funktioner gør det muligt for disse enheder at blive brugt i lavpris, højvolumen forbruger- og systemapplikationer.MachXO2-enhederne er designet på en 65 nm ikke-flygtig laveffektproces.Enhedsarkitekturen har adskillige funktioner, såsom programmerbare I/O'er med lav swing-differentiale og evnen til dynamisk at slå I/O-banker, on-chip PLL'er og oscillatorer fra.Disse funktioner hjælper med at styre statisk og dynamisk strømforbrug, hvilket resulterer i lav statisk strøm for alle medlemmer af familien.MachXO2-enhederne fås i to versioner – ultralaveffekt (ZE) og højtydende (HC og HE) enheder.Enhederne med ultralav effekt tilbydes i tre hastighedsgrader –1, –2 og –3, hvor –3 er den hurtigste.På samme måde tilbydes de højtydende enheder i tre hastighedsgrader: –4, –5 og –6, hvor –6 er den hurtigste.HC-enheder har en intern lineær spændingsregulator, som understøtter eksterne VCC-forsyningsspændinger på 3,3 V eller 2,5 V. ZE- og HE-enheder accepterer kun 1,2 V som ekstern VCC-forsyningsspænding.Med undtagelse af strømforsyningsspænding er alle tre typer enheder (ZE, HC og HE) funktionelt kompatible og pin-kompatible med hinanden.MachXO2 PLD'erne er tilgængelige i en bred vifte af avancerede halogenfri pakker lige fra den pladsbesparende 2,5 mm x 2,5 mm WLCSP til 23 mm x 23 mm fpBGA.MachXO2-enheder understøtter tæthedsmigrering inden for den samme pakke.Tabel 1-1 viser LUT-densiteter, pakke og I/O-muligheder sammen med andre nøgleparametre.Den prækonstruerede kildesynkrone logik implementeret i MachXO2-enhedsfamilien understøtter en bred vifte af grænsefladestandarder, herunder LPDDR, DDR, DDR2 og 7:1 gearing til display I/O'er.